Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.
 
+7 (4912) 72-03-73
 
Интернет-портал РГРТУ: http://rsreu.ru

УДК 681.32

УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ ДЛЯ САМОСИНХРОННОЙ СХЕМЫ

С. Ф. Тюрин, д.т.н., профессор кафедры «Автоматика и телемеханика» ПНИПУ, Заслуженный изобретатель РФ; Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.
А. Ю. Скорнякова, аспирант кафедры «Автоматика и телемеханика» ПНИПУ; Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.

Рассматривается задача использования универсального логического элемента для проектирования самосинхронных схем. Предлагается вариант универсального логического элемента, настраиваемого константами на этапе производства базовых матричных кристаллов без использования оперативной памяти и матриц коммутации, с целью унификации логики и снижения сложности проектирования. Целью работы является реализация и исследование универсального (конфигурируемого) логического элемента для проектирования самосинхронных схем. Выполняется проектирование элемента Look Up Table for Self-timed Circuits (LUT-ST) в системе схемотехнического моделирования NI Multisim 10 фирмы National Instruments Electronics Workbench Group и подтверждение работоспособности технического решения. Описывается принцип получения самосинхронного элемента LUT-ST из элемента 1-LUT с инверторами по входам переменных. Выполняется моделирование этих элементов в рабочей фазе и фазе спейсера.

Ключевые слова: КМОП транзистор, самосинхронные схемы, Look Up Table, рабочая фаза, фаза гашения, двойственный канал, инвертор, логический элемент.

 Скачать статью