УДК 004.31
ПРОЕКТИРОВАНИЕ КОНВЕЙЕРНЫХ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ С УЧЕТОМ ТОПОЛОГИЧЕСКОГО ПРЕДСТАВЛЕНИЯ
И. Е. Тарасов, д.т.н., заведующий лабораторией специализированных вычислительных систем РТУ МИРЭА, Москва, Россия;
orcid.org/0000-0001-6456-4794, e-mail: Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.
Д. В. Люлява, м.н.с. лаборатории специализированных вычислительных систем РТУ МИРЭА, Москва, Россия;
orcid.org/0009-0009-9623-7777, e-mail: Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.
Н. А. Дуксин, инженер лаборатории специализированных вычислительных систем РТУ МИРЭА, Москва, Россия;
orcid.org/0009-0009-0014-7065, e-mail: Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.
Рассматривается задача проектирования конвейерного вычислителя для работы в составе цифровой вычислительной системы. Целью работы является исследование влияния архитектуры конвейерного вычислителя на характеристики его топологического представления для проведения оптимизации вычислителя по выбираемым критериям оптимальности. При проектировании высокопроизводительных вычислительных систем важным этапом является архитектурное проектирование и проведение декомпозиции системы. При этом выбор операций для аппаратного ускорения зависит от характеристик ускорителя, получаемого на имеющейся аппаратной платформе. Проектирование на различных уровнях: системном, схемотехническом и топологическом, с одной стороны, позволяет абстрагироваться от деталей реализации и повысить продуктивность разработки, но с другой – переход к деталям реализации уточняет итоговые характеристики проектируемого ускорителя для вычислительной системы и может существенно ухудшить их относительно предварительных ожиданий. Рассмотрены подкласс конвейерных ускорителей вычислений и зависимость их характеристик размера, задержки распространения сигнала и потребляемой мощности от архитектуры системы управления. Выявлена возможность частичной компенсации недостатков архитектур, имеющих простую топологическую реализацию, за счет узлов, обеспечивающих интеграцию конвейера в вычислительную систему. Предложено использовать оптимизацию в дискретном пространстве параметров, для чего используется параметризованное описание конвейера.
Ключевые слова: вычислительная система, конвейер, архитектура, ПЛИС, СБИС, уровень регистровых передач.